在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1925|回复: 1

【请教】CYCLONEII I/O口怎么采不进数据?

[复制链接]
发表于 2009-10-14 15:55:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我最近写了程序,使用RAM模块,就是从一I/O口采入数据,又从别一I/O用读出,仿真时候好使,怎么用示波器观察,就发现信号根本没采进来。


module Signal_RAM(CLK, Reset,  InData, OutData);
input  CLK;
input Reset;
input  InData;
output OutData;
reg    OutData;
reg[9:0] Addr;
wire WR_EN;
assign WR_EN = Reset;

FD  FD_Component(.InClk(CLK), .Reset(Reset), .OutClk(Clk_EN));
RAM RAM_Component(.address(Addr), .clock(CLK), .data(InData), .wren(WR_EN), .q(OutData));
always @(posedge CLK )
begin
if(!Reset)
  begin
   Addr <= 0;
  end
else
  if(Clk_EN)
  begin
   Addr <= Addr +1'b1;
   if(Addr >= 1000)
    Addr <= 0;
  end
end
endmodule
发表于 2009-10-15 09:24:11 | 显示全部楼层
约束文件对吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 05:02 , Processed in 0.153498 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表