在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4360|回复: 14

VerilogHdl及其Testbench编写

[复制链接]
发表于 2009-10-10 08:51:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
是从网上下的一个牛人的学习总结~

VerilogHDL及其Testbench编写方法.pdf

238.07 KB, 下载次数: 144 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-10-10 15:43:46 | 显示全部楼层
thank you so much
发表于 2009-10-10 17:25:37 | 显示全部楼层
very good
发表于 2009-10-12 17:25:19 | 显示全部楼层
3ks3ks
发表于 2009-11-6 05:29:52 | 显示全部楼层
下来看看,谢谢
发表于 2010-1-4 22:51:32 | 显示全部楼层
good!
发表于 2010-5-25 00:20:15 | 显示全部楼层
duoxie~~
发表于 2010-5-25 00:21:55 | 显示全部楼层
duoxie~~
发表于 2010-7-9 17:50:58 | 显示全部楼层
实用的东东哦 支持 支持!!
发表于 2010-7-10 10:20:09 | 显示全部楼层
kankan xiedehaobuhao
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:59 , Processed in 0.026968 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表