在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3787|回复: 14

初学者请教fpga的两个问题

[复制链接]
发表于 2009-10-9 19:36:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
问题1:fifo是什么?我借了一些vhdl的书,其中并没有找到

问题2:我写了一个程序,将外部ad的信号读进来,存在signal上,请问怎样把信号放在fpga内部的存储器中?比如ram中?

呵呵,刚开始学确实有很多疑问,相信我问的也不难,请各位老手们多多指教!
最好能写个语句(vhdl)说明一下,这样更好理解。
 楼主| 发表于 2009-10-9 20:24:21 | 显示全部楼层
请老鸟们指点!
发表于 2009-10-10 10:09:15 | 显示全部楼层
你的问题太基础了 建议先看书或者上网搜索

fifo 先入先出存储器

数据存储可以放在寄存器里也可以放在ram里 都是很简单的
发表于 2009-10-10 10:10:06 | 显示全部楼层
如果量不大,可以直接用signal,否则可用片内ram
发表于 2009-10-10 10:11:14 | 显示全部楼层
fifo实际就是一个数据缓存
发表于 2009-10-10 13:12:59 | 显示全部楼层
1. FIFO,First In First Out先入先出。    FIFO主要用于异步时钟域信号(多bit信号)的传递或者buffer。
2. RAM的话,你需要查阅相应FPGA的ram资源如何使用。
发表于 2009-10-10 13:41:53 | 显示全部楼层
signal是VHDL语言里的定义,相当于verilog里的wire或者reg,ram是存在于FPGA里的资源,至于你的signal是不是转化成ram,要看FPGA的mapping配置
发表于 2009-10-14 20:20:01 | 显示全部楼层
呵呵 多看看书 或者本论坛吧
发表于 2009-10-14 20:48:56 | 显示全部楼层
1# qd0090
FIFO是先进先出存储整列啊
发表于 2009-10-14 21:44:04 | 显示全部楼层
9# zhouxuexun
请教下,怎么调用IP核,编译的时候出错了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 08:55 , Processed in 0.021771 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表