设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Enjoy System Verilog with Verdi

1 2 3 4 567 8 9 / 9 页下一页

发新帖

楼主: searies

Enjoy System Verilog with Verdi

发表于 2010-9-20 20:39:50 | 显示全部楼层

看看！！！

回复支持反对

发表于 2010-9-20 20:41:17 | 显示全部楼层

看看！！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-10-19 13:51:36 | 显示全部楼层

thank you for your sharing

回复支持反对

发表于 2010-10-19 16:43:28 | 显示全部楼层

thanks a lot thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-10-20 21:01:42 | 显示全部楼层

谢谢楼主
谢谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-4 08:04:35 | 显示全部楼层

I just like to use this to debug my OVM testbench

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-5 08:37:52 | 显示全部楼层

this is for all. thx thx.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-12 13:36:23 | 显示全部楼层

Thanks!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-14 13:39:14 | 显示全部楼层

回复 1# searies

不错，谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-2-22 11:07:01 | 显示全部楼层

duoxie.

回复支持反对

1 2 3 4 567 8 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 20:42 , Processed in 0.020893 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表