在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3086|回复: 12

DE2开发板实验大全之二

[复制链接]
发表于 2009-9-16 21:39:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
DE2开发板实验大全之二(继续),从基础到深入,带你一步一步学会FPGA设计!

lab6_Verilog.pdf

216.15 KB, 下载次数: 76 , 下载积分: 资产 -2 信元, 下载支出 2 信元

lab7_Verilog.pdf

93.04 KB, 下载次数: 23 , 下载积分: 资产 -2 信元, 下载支出 2 信元

lab8_Verilog.pdf

206.61 KB, 下载次数: 40 , 下载积分: 资产 -2 信元, 下载支出 2 信元

lab9_Verilog.pdf

161 KB, 下载次数: 32 , 下载积分: 资产 -2 信元, 下载支出 2 信元

lab10_Verilog.pdf

63.17 KB, 下载次数: 15 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-4-16 11:36:08 | 显示全部楼层
很好 谢谢啊
发表于 2010-4-16 11:45:02 | 显示全部楼层
很好的资料
发表于 2010-7-15 22:27:29 | 显示全部楼层
Verilog HDL程序设计实例详解
发表于 2010-7-15 22:46:39 | 显示全部楼层
www.opencores
发表于 2010-7-16 06:32:01 | 显示全部楼层
图像处理资料方面
发表于 2010-7-16 06:33:42 | 显示全部楼层
从基础到深入
发表于 2010-7-16 16:32:47 | 显示全部楼层
谢谢分享
发表于 2011-1-6 16:57:24 | 显示全部楼层
kankan
发表于 2011-4-8 21:04:53 | 显示全部楼层
KANKAN
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:48 , Processed in 0.036618 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表