设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 夏宇闻 Verilog数字系统设计教程 非扫描版 很清晰 ...
1 ...414243444546474849
返回列表 发新帖
楼主: abcsjnabc

夏宇闻 Verilog数字系统设计教程 非扫描版 很清晰

[复制链接]
martin_zheng
发表于 2021-9-10 17:18:51 | 显示全部楼层
感谢分享。
回复 支持 反对

举报

Alex丶Pro
发表于 2022-2-27 19:16:49 | 显示全部楼层
下载了看看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

发表于 2022-2-28 13:10:30 | 显示全部楼层
this is professional precious datas !!!  thanks for your sharing !!!
回复 支持 反对

举报

hankun0208
发表于 2022-4-2 16:37:52 | 显示全部楼层

thank you !
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jdk
发表于 2022-8-14 11:37:53 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

cai240
发表于 2022-8-30 14:24:11 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

RayCing
发表于 2022-8-30 14:42:01 | 显示全部楼层
thank you very much
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1 ...414243444546474849
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 00:08 , Processed in 0.017940 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表