请教－－－delta-sigma调制器仿真问题

saiaoying

登录/注册后可看大图                                 登录/注册后可看大图 delta-sigma 调制器 1。系统级仿真： 输入信号不论高频还是低频，输出码流的SNDR都在117dB左右； 2。电路级仿真： 输入信号fin～29.9kHz, 输出码流SNDR=113.5dB； 输入信号fin～986kHz, 输出码流SNDR=82.7dB； 同样的调制器，其他条件几乎不变，为啥衰减得这么大呢？跟DFT分析的样本点数有关系吗？ 百思不得其解？ 希望大家指点一下，谢谢。

vdslafe

你的ADC 在1MHz BW 的时候还有快120dB SNR?  

你的频率要快啊？几阶的？

如果是纯电路仿真，完全可能是sampling network 不够快

saiaoying

除了32个比较器外，其余的都是理想元件啊？
真是想不明白，大家多多指教啊。

saiaoying

基本构架是:

输入信号带宽＝1Mhz, 输入信号幅度＝2.5V,VREF=3.2V,VDD=3.3V
4阶整形；5位量化；过采样率为20
系统级仿真基本完成；电路级仿真的思路是：先搭个接近理想的电路，然后逐步把理想元件替换成真是的，以便每一步发现问题与。
可是目前一下只这问题一直卡着很郁闷啊。

vdslafe

你试试看，连比较器都是理想的，是怎么样？
SNDR 是distortion limit 还是snr limit?

saiaoying

谢谢，
试试看。
PSD表现，不是DISTORTION的问题，输入信号几乎是处于带宽的边缘，即使有谐波也是带外的；
主要是低频端噪声水平上抬（轮廓线为水平），高频端的斜率是对的（四阶整形）

floppish

瞻仰一下，LZ真是高手

mmic1978

做过就是不一样啊，能上点子！

saiaoying

近日找到真正原因：时序错误，前后历程大概一个多月（4096点AMS仿真一次大约需要两天），改正后：amp_in=2.5v fin~29khz sndr=118db; amp_in=2.5v fin~986khz sndr=119db，但是，在此仍然要感谢楼上的各位兄弟的热心帮助，谢谢大家。