在vhdl 语言中，如何将一个信号与芯片的实际引脚相关联？

yourazhe · 发表于 2004-7-5 23:14:16

您需要登录才可以下载或查看，没有账号？注册

x

我现在需要将程序中的信号与芯片实际引脚相关联，该如何写程序？
如何让在程序中将一个引脚置为电源电压（高电平）如何置位低电平（接地）？？

多谢！！！！！！！！！！！！！！！！！

bravelu · 发表于 2004-7-6 09:37:36

将信号与管脚相连方法很多，可以在综合器或布线器里加约束，也可以用当synthesis directive 或 attributes 写到代码里，具体做法要根据你的综合器和所用语言。
如果要把一个管脚接地直接赋值‘0’；

yourazhe · 发表于 2004-7-6 15:46:12

我用的是Foundation，VHDL文件写好以后，可以综合、编译，但不知道在什么将信号与芯片的实际引脚相关联？！？

bravelu · 发表于 2004-7-6 16:19:13

一直用ise，对foundation不熟。看下软件的联机帮助。

zigzag · 发表于 2004-7-9 18:08:42

其实跟foundation一样也可以建立管脚约束嘛！
先建立一个implementation constraint file，然后在这个file的操作选项中assign pins...

站长推荐 /1