设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SystemVerilog Enhancement Proposal Outline
返回列表 发新帖
查看: 2380|回复: 2

SystemVerilog Enhancement Proposal Outline

[复制链接]
eric2065
发表于 2009-8-31 14:19:07 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
SystemVerilog Enhancement Proposal Outline
Checker Libraries and Formal Verification

P1800-022007.pdf

177.7 KB, 下载次数: 33 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复

举报

neptune1983
发表于 2010-3-26 16:30:34 | 显示全部楼层
好东西，能不能给我传一个，我没有下载权限
回复 支持 反对

举报

tiger1020
发表于 2010-3-26 20:25:11 | 显示全部楼层
it is so greate
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 04:16 , Processed in 0.015692 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表