设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 有关采样保持电路建立时间不够的问题。 ...
123
返回列表 发新帖
楼主: today_nothing

有关采样保持电路建立时间不够的问题。

[复制链接]
crown911
发表于 2012-10-9 17:27:16 | 显示全部楼层
减小PM试试
回复 支持 反对

举报

tideblue
发表于 2012-10-9 19:15:54 | 显示全部楼层
个人经验是settling time不光跟GBW,PM有关，还跟non-dominant pole 和zero有关
如果你能够改变non-dominant pole的位置，可以试试
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-29 05:55 , Processed in 0.017064 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表