设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Cadence Tutorial B Layout DRC Extraction and LVS
12345678下一页
返回列表 发新帖
楼主: akarlee

Cadence Tutorial B Layout DRC Extraction and LVS

[复制链接]
发表于 2010-9-16 11:52:42 | 显示全部楼层
多谢了哈，楼主
回复 支持 反对

使用道具 举报

发表于 2010-9-16 17:26:31 | 显示全部楼层
1# akarlee
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-9-16 20:16:04 | 显示全部楼层
vThanks for sharing!
回复 支持 反对

使用道具 举报

ykk1128
发表于 2011-2-19 22:49:55 | 显示全部楼层
Thanks...
回复 支持 反对

使用道具 举报

发表于 2011-2-22 02:12:21 | 显示全部楼层
xiexie
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

nslnsl
发表于 2011-2-22 16:53:46 | 显示全部楼层
thanks!!!!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-2-23 00:51:13 | 显示全部楼层
刚好想要这方面的资料。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

mtkmm
发表于 2011-2-26 14:38:44 | 显示全部楼层
好东西，收下了
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-2-26 15:09:29 | 显示全部楼层
xiexiexie
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-2-27 20:25:40 | 显示全部楼层
谢谢楼主，很实用
回复 支持 反对

使用道具 举报

下一页 »
12345678下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 08:29 , Processed in 0.017520 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表