设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 复杂数字电路与系统Verilog HDL设计.rar

1 2 345 6 / 6 页下一页

返回列表发新帖

楼主: wxxhn

复杂数字电路与系统Verilog HDL设计.rar

发表于 2009-9-29 23:09:00 | 显示全部楼层

35353535

回复支持反对

使用道具举报

发表于 2009-10-4 15:47:18 | 显示全部楼层

thanks~for your share

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-4 16:19:32 | 显示全部楼层

f看一下是啥好东东？

回复支持反对

使用道具举报

发表于 2009-10-5 20:34:56 | 显示全部楼层

支持好书

回复支持反对

使用道具举报

楼主| 发表于 2009-10-8 11:03:05 | 显示全部楼层

真是太经典啦

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-8 13:02:43 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-24 11:54:44 | 显示全部楼层

谢谢,好书啊.

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-24 12:58:12 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-24 17:55:33 | 显示全部楼层

不喜欢啊，pdg文件，看起来很不方便~~~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-29 00:08:42 | 显示全部楼层

pdg,如何看？

回复支持反对

使用道具举报

1 2 345 6 / 6 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-21 07:05 , Processed in 0.017881 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表