在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6574|回复: 59

复杂数字电路与系统Verilog HDL设计.rar

[复制链接]
发表于 2009-8-4 13:14:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 wxxhn 于 2009-10-8 11:02 编辑

讲得很深! 是从初级到高级的很好资料!!!

[ 本帖最后由 wxxhn 于 2009-9-19 09:16 编辑 ]

复杂数字电路与系统Verilog HDL设计技术.rar

1009.4 KB, 下载次数: 281 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-8-4 14:02:40 | 显示全部楼层

65436

gfdsgfshfdhgfhgfd
发表于 2009-8-4 15:01:36 | 显示全部楼层

fd

87 :lol
发表于 2009-8-4 20:22:53 | 显示全部楼层
发表于 2009-8-4 22:03:43 | 显示全部楼层
这个东西好,谢谢。
发表于 2009-8-4 23:16:50 | 显示全部楼层

回复

好东西,谢谢!
 楼主| 发表于 2009-8-14 10:43:26 | 显示全部楼层
顶一个
发表于 2009-8-17 17:34:49 | 显示全部楼层
我记得在学校时只学了一些关于Verilog HDL的一些皮毛 很少 谢谢楼主提供这些资料 很有用
 楼主| 发表于 2009-8-22 12:18:33 | 显示全部楼层
很深刻!进阶的好东西!
 楼主| 发表于 2009-8-22 16:47:40 | 显示全部楼层
很经典!很好的资料!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 23:02 , Processed in 0.025269 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表