在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6810|回复: 7

请教开关电容VCO中的校正模块AFC

[复制链接]
发表于 2009-7-31 10:35:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一般使用开关电容VCO的频率合成器中,都有一个AFC模块来粗选工作频段,然后由PLL本身来细调VC来达到锁定的目的。使用AFC来矫正有两种方式一个是闭环矫正,另一个是开环矫正。闭环矫正时,由于必须等到环路锁定以后才能进行频段选择,所以锁定时间会很长;所以我想用开环矫正来做,但是现在有一个问题就是,参考输入和通过分频器以后的反馈输入之间有一个起始相位差,如果不加入模块消除,则需要很多个周期才能正确的比较出相位差,这样锁定时间还是会很长,所以想请版上的高手来帮我想想办法,如何能同步这两个相位差,或者减小这两个相位差,或者有什么其他的方式来做AFC的电路,谢谢了
发表于 2009-7-31 11:25:21 | 显示全部楼层
想法是好的!
但是同步两个信号的上升沿或者下降沿很难!
建议看看以下两篇文章
Digital AFC
H.-I. Lee, J.-K. Cho, K.-S. Lee, I.-C. Hwang, T.-W. Ahn, K.-S. Nah, and B.-H. Park, “A Δ-Σ Fractional-N Frequency Synthesizer Using a Wide-Band Integrated VCO and a Fast AFC Technique for GSM/GPRS/WCDMA Applications,” IEEE J. Solid-State Circuits, vol. 39, pp. 340–349, Jul. 2004.


Analog AFC
T.-H. Lin, and Y.-J. Lai, “An Agile VCO Frequency Calibration Technique for a 10-GHz CMOS PLL,” IEEE J. Solid-State Circuits, vol. 42, no. 2, pp. 340–349, Feb. 2007.
发表于 2009-8-1 01:21:14 | 显示全部楼层
受教受教,不错
发表于 2012-2-12 00:25:04 | 显示全部楼层
多谢2楼~~~
发表于 2014-5-24 11:59:17 | 显示全部楼层
下载学习了
发表于 2014-7-21 15:15:23 | 显示全部楼层
论文介绍不错
发表于 2018-1-17 01:10:09 | 显示全部楼层
mark一下子,最近对afc很感兴趣
发表于 2021-3-11 10:17:44 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:40 , Processed in 0.020326 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表