手机号码,快捷登录
找回密码
登录 注册
举报
通常class-d output stage会涉及到死区时间控制,及导通电阻的问题,前者影响thd和效率,后者影响效率,这些应该是典型的analog部分,还是要仔细设计的。 参考下这篇paper [ 本帖最后由 magicdog 于 2009-7-31 13: ... magicdog 发表于 2009-7-31 13:06 登录/注册后可看大图
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-2-23 14:28 , Processed in 0.027692 second(s), 8 queries , Gzip On, Redis On.