设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR SDRAM控制器verilog代码及中文说明文档（公司内部解 ...

1 ... 42 43 44 454647 48 49 50 ... 108 / 108 页下一页

返回列表发新帖

楼主: wxxhn

[资料] DDR SDRAM控制器verilog代码及中文说明文档（公司内部解禁）

发表于 2010-5-4 10:02:58 | 显示全部楼层

好，这个好。

回复支持反对

使用道具举报

发表于 2010-5-9 22:20:58 | 显示全部楼层

谢谢提供

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-9 22:55:23 | 显示全部楼层

The Cache Memory Book

回复支持反对

使用道具举报

发表于 2010-5-10 14:15:19 | 显示全部楼层

Thanks for sahring!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-11 00:14:51 | 显示全部楼层

It is a job ,thanks!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-11 17:22:07 | 显示全部楼层

谢谢楼主啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-11 17:29:15 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-11 17:32:23 | 显示全部楼层

Thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-11 18:32:17 | 显示全部楼层

SDRAM?和SRAM有何不同么

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-11 19:26:19 | 显示全部楼层

看看，不会是opencore的吧

回复支持反对

使用道具举报

1 ... 42 43 44 454647 48 49 50 ... 108 / 108 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-26 02:07 , Processed in 0.017265 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表