在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 15970|回复: 61

VHDL design representation and synthesis = VHDL设计、表示和综合

[复制链接]
发表于 2009-7-18 15:42:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
VHDL design representation and synthesis = VHDL设计、表示和综合.rar (404.16 KB, 下载次数: 388 ) VHDL design representation and synthesis = VHDL设计、表示和综合
发表于 2009-8-1 22:33:18 | 显示全部楼层
3qqqq3q3q3q3q3q3
发表于 2009-8-1 22:37:49 | 显示全部楼层
3q3q34q3q3q3
发表于 2009-8-1 22:40:08 | 显示全部楼层
3q3q3q3q3q3q3q
发表于 2009-8-2 19:37:54 | 显示全部楼层
多谢楼主了。..大家谢谢你。.........
发表于 2009-8-2 20:25:18 | 显示全部楼层
现在还是Verilog用得多一些吧
而且Verilog的语法结构比VHDL简单多了
发表于 2009-8-2 20:26:25 | 显示全部楼层
rerererererere
发表于 2009-8-2 23:10:27 | 显示全部楼层
这个不错,谢谢啦
发表于 2009-8-5 07:59:46 | 显示全部楼层
VHDL也有他的长处
发表于 2009-8-5 22:39:30 | 显示全部楼层
3qqqqqqqqqqqqqqqqqqqqqqqqqq
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 07:47 , Processed in 0.026421 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表