请教高手用FPGA产生伪随机码有哪些方法

kxajd001 · 发表于 2009-7-14 21:33:06

您需要登录才可以下载或查看，没有账号？注册

x

最近在写伪随机发现方法好多谁能给个建议么用什么最好难道是M序列

wangdaran · 发表于 2009-7-15 03:25:14

Try this:

Xilinx Virtex4/5/6: 用CRC32。输出连输入，每个时钟他的输出应该是“伪”随机。
（或者CRC输入是加1的counter输出（from DSP)亦可）。
这样logic cell cost 0.

neptune1983 · 发表于 2010-7-2 11:38:30

太牛了

coldsummer · 发表于 2010-7-5 21:19:58

有本原多项式的，然后寄存器抽头做异或

amormio124 · 发表于 2010-7-5 22:10:17

楼上说的都可行

delacroix_xu · 发表于 2010-7-8 18:19:49

niu~~~

delacroix_xu · 发表于 2010-7-8 18:25:11

e ...............qiang

delacroix_xu · 发表于 2010-7-8 18:27:46

这个东西。。。。。。有点简单啊

qixueli001 · 发表于 2010-7-9 19:40:45

谢谢楼主共享！！！！

站长推荐 /2