请教sigma delta ADC中比较器的设计问题

laizhaoze · 发表于 2009-7-12 21:04:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

sigma delta AD中动态锁存比较器的疑惑：
1，关于仿真train时，输入vi-为一DC电压，vi+为一sin信号，这个sin信号的频率该怎么设置？是否为过采样频率？
2，如果输入一个为DC电压，一个为sin信号，传输延时和磁滞如何得出？
3，任何降低传输延时呢？
小弟刚接触这方面的东西，但是自己出来东西不知道结果对不对，看了很多资料也摸不出个所以然，只好来论坛请教大家了，上面的几个问题一直困扰了很久，盼望大家给予解答，谢谢了。

elisha · 发表于 2009-10-15 17:23:09

同问啊
等待牛人

floppish · 发表于 2009-10-16 15:10:46

RS LATCH 比较器一般有个CKCMP信号，比较器只在CKCMP信号来时输出，其他时间都锁存，
传输延时因该就是书上说的RESOLUTION TIME 吧，就是比较器输出跳变时间与理想时间的差值，这个值我一般取5-10ns，你把所有管子W/L值取大一点，延时自然就小了
磁滞应该是那个比较器跳变时，两个输入电压之间的差值，比较器的开环增益都很大，所以磁滞这个不怎么影响ADC，你可以先不管
采样率是1M，你就设SINE波频率1.3M， 1.7M都可以，频率不取整数主要是看起来方便点

mydesign1 · 发表于 2010-2-10 08:17:22

学习知识

gakuse · 发表于 2017-12-6 08:13:57

Thanks for your sharing

请教sigma delta ADC中比较器的设计问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2