在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3433|回复: 4

FPGA的降功耗措施

[复制链接]
发表于 2009-7-10 12:57:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
clock gating 在fpga里能用么?
ps,为什么在ise里看不到功耗估计的
 楼主| 发表于 2009-7-10 12:59:09 | 显示全部楼层

fpga的功耗估计方法

都有哪些啊?
面积估计?
门数估计?
工具估计?
求高人赐教
发表于 2009-7-10 20:30:10 | 显示全部楼层
“XPower Analyzer”

[ 本帖最后由 gaojx 于 2009-7-10 21:36 编辑 ]
发表于 2009-7-12 08:58:16 | 显示全部楼层
主要是时钟问题,时钟越高,功耗越大
发表于 2009-7-12 21:42:55 | 显示全部楼层
除了时钟频率外,电路结构也很重要,尽量减少寄存器翻转的量可以大大降低功耗,你可以看看这本书:Wiley《Advanced.FPGA.Design》
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-28 05:32 , Processed in 0.020183 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表