在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3447|回复: 8

如何用Verilog编写去块效应滤波器?

[复制链接]
发表于 2009-6-29 20:42:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位亲爱的老师和前辈

我现在用Verilog编写去块效应滤波器。我的课题是 in-loop deblocking filter design。

做完了literature review 和 presentation 以后,对设计的原理已经有所了解。也读了一些关于这个设计的论文。

虽然关于去块效应滤波器的论文挺多,但是都没有提及如何编成,如何实现,都是些理论上的东西。

我打算用Verilog语言来实现。现在用的软件是Xilinx ISE和他自带的ISE simulator。

我的这个project只要做到仿真就可以了,综合和硬件实现都不用考虑。

现在我下载了一些关于verilog编成的书籍和关于Xilinx ISE


但是对于编成还是一窍不通啊。

请各位推荐一些关于这个方面的资料和代码吧。

提供一下编程的思路。

万分感谢。
发表于 2009-7-2 21:56:21 | 显示全部楼层
就是一堆转置memory和加法 乘法器
发表于 2009-7-3 16:20:57 | 显示全部楼层
不大懂~~
发表于 2009-7-9 15:34:33 | 显示全部楼层
分块图象之间会由于块中的运算,分引入块与块这间的不连续,这种不续通常发生在块的边界上,所以对这种不连续可以用二维滤波折方法让它不那么明显,也就是在修正边界处的点。
发表于 2009-8-6 05:02:35 | 显示全部楼层
zhichi zhichi
发表于 2009-8-6 11:08:02 | 显示全部楼层
我也正在做h.264的deblocking 发现memory 的调度好麻烦
发表于 2010-2-4 21:53:16 | 显示全部楼层
dequejiaonan
发表于 2010-2-5 14:29:04 | 显示全部楼层
正在学习数字滤波器,共勉!!
发表于 2010-2-5 14:52:14 | 显示全部楼层
!!!!!!!!!!!!!!!!!!!!!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 23:59 , Processed in 0.024820 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表