设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence NC-Verilog Simulator Help v8.2, Add v9.2

1 2 3 4 5 678 9 / 9 页下一页

发新帖

楼主: bestwonbin

[资料] Cadence NC-Verilog Simulator Help v8.2, Add v9.2

发表于 2011-1-16 23:23:22 | 显示全部楼层

好东西啊 nice~~

回复支持反对

发表于 2011-6-20 12:30:29 | 显示全部楼层

正在学习，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-7-8 20:47:38 | 显示全部楼层

it it a good stuff for new students.

回复支持反对

发表于 2011-7-8 21:59:56 | 显示全部楼层

谢谢楼主！

回复支持反对

发表于 2011-8-1 10:17:33 | 显示全部楼层

xiexie

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-11-14 19:20:46 | 显示全部楼层

Thanks a lot!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-12-18 01:48:57 | 显示全部楼层

真的很感謝你,找好久了,希望你不吝嗇繼續分享好東西

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-12-19 10:09:29 | 显示全部楼层

下下来，打出来看的方便

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-12-19 13:55:12 | 显示全部楼层

谢谢分享---

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-12-30 18:08:25 | 显示全部楼层

thanks

回复支持反对

1 2 3 4 5 678 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 17:58 , Processed in 0.020545 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表