有关门级仿真

13915044350 · 发表于 2009-6-25 19:54:31

您需要登录才可以下载或查看，没有账号？注册

x

在DC综合完之后，用VCS进行门级仿真，出来的波形只有输入信号，输出信号全是不定态，而功能级仿真完全正确，请教各位大虾，这有可能是什么原因引起的，怎么修改？谢谢！

feiying_cq · 发表于 2009-6-25 20:35:22

输出的所有信号都是X？？？？

那你看看你的RTL代码吧，  是不是类似于  If  缺少else  或者 case() 的状态没写全导致的。

或者是一些register没有reset值

用RTL 和 GATE分别跑两个波形  对比一下

surprise · 发表于 2009-6-26 18:17:27

检查，reset, clock 等关键信号。

angelojiang · 发表于 2009-6-26 19:20:31

Memory
Clock etc...

13915044350 · 发表于 2009-6-27 22:24:00

RTL代码不可能错误,可能是测试程序有问题,是不是一般和时序有关系?

jumphigh1987 · 发表于 2012-8-21 12:42:49

sdf文件反标到器件上了么？