在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 40445|回复: 229

vhdl实用教程下载(想成为VHDL高手必看)

[复制链接]
发表于 2009-6-6 20:55:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本书比较系统地介绍了VHDL的基本语言现象和实用技术。全书以实用和可操作为基点,介绍了VHDL基于EDA技术的理论与实践方面的知识。包括VHDL语句语法基础知识(第1章~第8章)、VHDL综合和可综合的VHDL程序设计技术(第9章)、VHDL基本设计和实用设计(第10、11章)、多种常用的支持VHDL的EDA软件使用(第12章)、VHDL数字系统设计实践(第13章)和实用系统的VHDL综合应用(第14章)。全书列举了大量VHDL设计示例,其中大部分经第12章介绍的VHDL综合器编译通过;第13章的程序绝大部分都通过了附录介绍的EDA实验系统上的硬件测试,可直接使用。书中还附有大量程序设计和实验、实践方面的习题。
本书可作为高等院校的电子工程、通信、工业自动化、计算机应用技术、电子对抗、仪器仪表、数字信号处理、图像处理等学科领域和专业的高年级本科生或研究生的VHDL或EDA技术课程的教材及实验指导,也可作为相关专业技术人员的自学参考书。


第1章 绪论
1.1 关于EDA
1.2 关于VHDL
1.3 关于自顶向下的系统设计方法
1.4 关于应用?VHDL的?EDA过程
1.5 关于在系统编程技术
1.6 关于FPGA/CPLD的优势
1.7 关于VHDL的学习
第2章 VHDL入门
2.1 用VHDL设计多路选择器和锁存器
2.2 用VHDL设计全加器
第3章 VHDL程序结构
3.1 实体(ENTITY)
3.2 结构体(ARCHryECTURE)
3.3 块语句结构(BLOCK)
3.4 进程(PROCESS)
3.5 子程序(SUBPROGRAM)
3.5.1 函数(FUNCTION)
3.5.2 重载函数(?OVERLOADED?FUNCTION)
3.5.3 过程(?PROCEDURE)
3.5.4 重载过程(?OVERLOADED?PROCEDURE)
3.6 库(LIBRARY)
3.7 程序包(PACKAGE)
3.8 配置(CONFIGURATION)
第4章 VHDL语言要素
4.1 VHDL文字规则
4.2 VHDL数据对象
4.2.1 变量(VARIABLE)
4.2.2 信号(SIGNAL)
4.2.3 常数(CONSTAN)
4.3 VHDL数据类型
4.3.1 VHDL的预定义数据类型
4.3.2 IEEE预定义标准逻辑位与矢量
4.3.3 其它预定义标准数据类型
4.3.4 用户自定义数据类型方式
4.3.5 枚举类型
4.3.6 整数类型和实数类型
4.3 对数组类型
4.3.8 记录类型
4.3.9 数据类型转换
4.4 VHDL操作符
4.4.1 操作符种类
4.4.2 逻辑操作符
4.4.3 关系操作符
4.4.4 算术操作符
4.4.5 重载操作符
第5章 VHDL顺序语句
5.1 赋值语句
5.1.1 信号和变量赋值
5.1.2 赋值目标
5.2 流程控制语句
5.2.1 IF语句
5.2.2 CASE语句
5.2.3 LOOP语句
5.2.4 NEXT语句
5.2.5 EXIT语句
5.3 WAIT语句
5.4 子程序调用语句
5.5 返回语句(RETURN)
5.6 空操作语句(NULL)
5.7 其它语句和说明
5.7.1 属性(AThRIBUTE)描述与定义语句
5.7.2 文本文件操作(TEXTIO)
5.7.3 ASSERT语句
5.7.4 REPORT语句
5.7.5 决断函数
第6章 VHDL并行语句
6.1 进程语句
6.2 快语句
6.3 并行信号赋值语句
6.3.1 简单信号赋值语句
6.3.2 条件信号赋值语句
6.3.3 选择信号赋值语句
6.4 并行过程调用语句
6.5 元件例化语句
6.6 生成语句
第7章 VHDL的描述风格
7.1 行为描述
7.2 数据流描述
7.3 结构描述
第8章 仿真
8.1 VHDL仿真
8.2 延时模型
8.2.1 固有延时
8.2.2 传输延时
8.3 仿真Δ
8.4 仿真激励信号的产生
8.5 VHDL测试基准
8.6 VHDL系统级仿真
第9章 综合
9.1 VHDL综合
9.2 有关可综合性的考虑
9.3 寄存器引入方法
9.3.1 容易发生的错误
9.3.2 常规寄存器的引入
9.3.3 具有时钟门控结构寄存器的引入
9.3.4 同步置位/复位功能的引入
9.3.5 异步置位/复位功能的引入
9.4 引入寄存器的有关技巧
9.5 状态机的VHDL设计
9.5.1 一般状态机的VHDL设计
9.5.2 摩尔机与米立机的VHDL设计
9.6 三态门引入方法
第10章 基本数字电路VHDL描述
10.1 组合逻辑电路
10.2 时序逻辑电路
第11章 专用芯片的VHDL设计
11.1 GW25B总体设计和工作原理
11.2 GW25B的VHDL设计
11.3 模块仿真与总体仿真
11.4 适配与下载
第12章 VHDL设计平台使用向导
12.1 ispVHDL使用向导
12.1.1 ispLSI系列介绍
12.1.2 ispVHDL设计套件介绍
12.1.3 ispVHDL设计向导
12.2 Lattice?ispEXPERT?VHDL使用向导
12.3?Altera?MAX+plus?II?VHDL使用向导
12.3.1 安装MAX+plus?II系统
12.3.2 安装PDF文件阅读器
12.3.3 VHDL示例设计向导
12.3.4 MAX+plus?II与Synplify接口
12.4 Xilinx?Foundation?VHDL使用向导
12.4.1 Xilinx?Foundation安装
12.4.2 Foundation设计流程
12.4.3 VHDL输入方式设计向导
第13章 VHDL设计实践与实验
13.1 7段?LED译码显示电路设计
13.2 8位加法器设计
13.3 8位乘法器
13.4 序列检测器设计
13.5 正负脉宽数控调制信号发生器设计
13.6 模可变16位加法计数器
13.7 “梁祝”乐曲演奏电路设计
13.8 数字频率计设计
13.9 秒表设计
13.10 V9A显示器彩条信号发生器设计
13.11 A/D采样控制器设计
13.12 D/A接口电路与波形发生器设计,
13.13 MCS-51单片机与?FPGAICPLD接口逻辑设计
13.13.1 总线方式
13.13.2 独立方式
13.14 PS/2键盘接口逻辑设计
第14章 VHDL综合设计实例
14.1 多功能等精度频率计
14.1.1 测频原理
14.1.2 测频专用模块工作原理和设计
14.1.3 频率计功能模块的VHDL描述
14.1.4 测频主系统实现
14.1.5 专用模块测试控制信号说明
14.2 光栅位移测试系统
14.2.1 光栅测量原理简介
14.2.2 传感器接口电设计
14.2.3 测试系统?VHDL设计
14.2.4 测试系统特点与改进方法
14.3 电火花成型伺服电机控制系统
14.3.1 系统工作原理
14.3.2 控制逻辑VHDL设计
附录1 EDA教学实验系统原理与使用介绍
附录2 实验电路结构图?NO.0~NO.B和?NO.5A/5R/5C
附录3 GW48系统结构图信号名与芯片引脚对照表
附录4 常用FPGA/CPLD芯片基本特征和引脚图
主要参考文献 [local]1


[ 本帖最后由 xiaomusun 于 2009-6-6 22:30 编辑 ]

vhdl实用教程[1].part01.rar

2.03 MB, 下载次数: 1086 , 下载积分: 资产 -2 信元, 下载支出 2 信元

vhdl实用教程[1].part02.rar

2.03 MB, 下载次数: 975 , 下载积分: 资产 -2 信元, 下载支出 2 信元

vhdl实用教程[1].part03.rar

2.03 MB, 下载次数: 826 , 下载积分: 资产 -2 信元, 下载支出 2 信元

vhdl实用教程[1].part04.rar

2.03 MB, 下载次数: 882 , 下载积分: 资产 -2 信元, 下载支出 2 信元

vhdl实用教程[1].part05.rar

2.03 MB, 下载次数: 796 , 下载积分: 资产 -2 信元, 下载支出 2 信元

vhdl实用教程[1].part06.rar

2.03 MB, 下载次数: 859 , 下载积分: 资产 -2 信元, 下载支出 2 信元

vhdl实用教程[1].part07.rar

2.03 MB, 下载次数: 846 , 下载积分: 资产 -2 信元, 下载支出 2 信元

vhdl实用教程[1].part08.rar

1.92 MB, 下载次数: 849 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2009-6-6 22:15:01 | 显示全部楼层
很好很详细的一本书。
 楼主| 发表于 2009-6-6 23:19:41 | 显示全部楼层
希望能对大家有帮助。
 楼主| 发表于 2009-6-7 14:41:00 | 显示全部楼层
这么好的资料怎么无人问津。
 楼主| 发表于 2009-6-10 16:11:31 | 显示全部楼层
就是有点遗憾不是pdf板的,是pdg的。
发表于 2009-6-10 22:27:42 | 显示全部楼层
为什么不提前说明是PDG格式的?
发表于 2009-6-18 11:14:46 | 显示全部楼层
看看,认真笑一下。
发表于 2009-6-18 11:16:36 | 显示全部楼层
应该先学verilog来着
发表于 2009-6-18 11:18:39 | 显示全部楼层
我得下,VHDL要会
发表于 2009-6-18 11:19:51 | 显示全部楼层
顶一下,很好的入门资料。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 15:26 , Processed in 0.025706 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表