设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式 ...

1 ... 18 19 20 212223 24 25 26 ... 69 / 69 页下一页

返回列表发新帖

楼主: sphinxing

Verilog HDL数字设计与综合夏宇闻译第二版 PDF格式

发表于 2010-3-4 09:14:45 | 显示全部楼层

thanks a lot

回复支持反对

使用道具举报

发表于 2010-3-7 12:44:49 | 显示全部楼层

3ks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-7 12:53:37 | 显示全部楼层

3ks for sharing

回复支持反对

使用道具举报

发表于 2010-3-7 12:59:46 | 显示全部楼层

3ks for sharing。。。。。。。。。。。。。。。。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-3-8 17:19:22 | 显示全部楼层

xie xie!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-8 18:30:46 | 显示全部楼层

thanks!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-3-8 18:32:06 | 显示全部楼层

zan!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-8 18:35:02 | 显示全部楼层

zan!!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-3-8 18:36:22 | 显示全部楼层

谢谢分享!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-3-8 18:47:29 | 显示全部楼层

赞!!!

回复支持反对

使用道具举报

1 ... 18 19 20 212223 24 25 26 ... 69 / 69 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-23 19:57 , Processed in 0.016235 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表