设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 2009，Altera FPGA首席结构设计师写的SIV高速部分内部结 ...
1 ...8910111213141516
返回列表 发新帖
楼主: sched

2009，Altera FPGA首席结构设计师写的SIV高速部分内部结构，中文

[复制链接]
xiaohaolaoda
发表于 2019-7-31 09:55:31 | 显示全部楼层
good，thanks！
回复 支持 反对

举报

guo_j_d
发表于 2019-8-21 15:43:12 | 显示全部楼层
多谢分享
回复 支持 反对

举报

wangjunzl
发表于 2019-8-24 10:31:17 | 显示全部楼层
Python
回复 支持 反对

举报

jimcmwang
发表于 2019-8-25 17:36:04 | 显示全部楼层

SIV高速接口内部结构.rar

1.99 MB, 下载次数: 705 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

1 ...8910111213141516
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 15:59 , Processed in 0.017474 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表