|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
Contents
List of Figures vii
List of Tables viii
1 Introduction 1
1.1 Motivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Contribution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.3 Thesis Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2 Background and Related Work 4
2.1 Background . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
2.1.1 MIMO CDMA Communication Architecture . . . . . . . . . . . . . . . . 4
2.1.2 MIMO Channel Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.1.3 Turbo Decoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.2 Previous MIMO Receiver Design . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
3 Overview of MIMO Receiver Design 9
4 RTL Design of Equalization and Flat Channel Estimation Module 10
4.1 Equalization Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
4.1.1 FIR Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
4.1.2 Correlator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
4.1.3 C-SS Pilot Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
4.1.4 NLMS Error Calculation and FIR Tap Updating . . . . . . . . . . . . . . . 12
4.2 Flat Channel Estimation Module . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
4.3 Verication Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
5 RTL Design of Sphere Decoder Module 15
5.1 Overview of Sphere Decoder Module Design . . . . . . . . . . . . . . . . . . . . 15
5.2 Sphere Decoding Searching Procedure . . . . . . . . . . . . . . . . . . . . . . . . 16
5.3 Block Diagram of the Sphere Decoder . . . . . . . . . . . . . . . . . . . . . . . . 16
5.3.1 QR Decomposition and Unconstrained Symbol Computation . . . . . . . . 17
5.3.2 Matrix computation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
vi
5.3.3 Matrix Enumeration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
5.3.4 Book Keeping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
5.4 Verication Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
6 RTL Design of Turbo Decoder 21
6.1 Overview of Turbo Decoder Design . . . . . . . . . . . . . . . . . . . . . . . . . 21
6.2 Detail Data Flow in the Turbo Decoder . . . . . . . . . . . . . . . . . . . . . . . . 22
6.3 The Operation of the Sliding Windows . . . . . . . . . . . . . . . . . . . . . . . . 23
6.4 Detail Sub-module Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.4.1 Depuncture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.4.2 Transition Metric Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.4.3 Forward and Backward Metric Unit . . . . . . . . . . . . . . . . . . . . . 24
6.4.4 LLR Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.4.5 Interleaving ROM and RAM . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.4.6 Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
6.5 Verication Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
7 Optimization Scheme 30
7.1 Theoretical Hardware Complexity Analysis . . . . . . . . . . . . . . . . . . . . . 30
7.2 Critical Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
7.3 Lc Value in Turbo Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
8 Chip Design Result 35
8.1 Design Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
8.2 Chip Performance and Layout Summary . . . . . . . . . . . . . . . . . . . . . . . 35
9 Conclusions and Future Work 38
9.1 Conclusions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
9.2 Future Work . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 |
|