输入差分对管衬底电位怎么连接好？

shilixiang

在一般OP或者bandgap的OP中，一般都使用pmos做输入差分管，但是pmos的衬底电位该怎么连接呢？是连接在vdd还是连在S端？为什么这样连接？
他们之间的差异除了对Vth有影响外，还有什么不同？请教大家！

minzyyl

已解决，请关闭或者删除此贴！

hvpower

看你工艺了
PMOS如果要消去衬偏 那么就应该用单独的NWELL 然后把NWELL和S端接上

和其他衬底接高电位的PMOS的NWELL要隔离开来   这样肯定会增加面积  如果你要大一点的共模输入范围的话 就可以衬底和S端接在一起  
如果你的OP设计的合适的话  那将衬底就直接接到VDD上

shilixiang

从你的分析来看，在电性能上，你认为pmos接在不同的电位对OP没有影响（当然会影响共模输入电压）。
                            在layout上，不同的接法会有不同的layout 面积。
在我看来，其实layout面积的扩大基本上可以忽略，大也大不了多少，小也小不了多少，但是在电性能上面，我还不清楚还会影响到哪些方面？希望你有进一步的分析，谢谢。

darius

原帖由 hvpower 于 2009-5-16 11:09 发表

                               
登录/注册后可看大图

看你工艺了
PMOS如果要消去衬偏 那么就应该用单独的NWELL 然后把NWELL和S端接上

和其他衬底接高电位的PMOS的NWELL要隔离开来   这样肯定会增加面积  如果你要大一点的共模输入范围的话 就可以衬底和S端接在一起 ...

若衬底和S端相连，则Vsb=0，Vth不会变大，Vin,max= Vgs+Vth， 为什么说共模输入范围变大呢，请教？

wwm101

原帖由 darius 于 2009-5-16 12:22 发表

                               
登录/注册后可看大图

若衬底和S端相连，则Vsb=0，Vth不会变大，Vin,max= Vgs+Vth， 为什么说共模输入范围变大呢，请教？

不同点电位 Vth值会变大啦，所以共模输入会变小

shilixiang

原帖由 hvpower 于 2009-5-16 11:09 发表

                               
登录/注册后可看大图

看你工艺了
PMOS如果要消去衬偏 那么就应该用单独的NWELL 然后把NWELL和S端接上

和其他衬底接高电位的PMOS的NWELL要隔离开来   这样肯定会增加面积  如果你要大一点的共模输入范围的话 就可以衬底和S端接在一起 ...

从你的分析来看，在电性能上，你认为pmos接在不同的电位对OP没有影响（当然会影响共模输入电压）。
                            在layout上，不同的接法会有不同的layout 面积。
在我看来，其实layout面积的扩大基本上可以忽略，大也大不了多少，小也小不了多少，但是在电性能上面，我还不清楚还会影响到哪些方面？希望你有进一步的分析，谢谢。

flygress

在allen书上，讲差分输入的时候有讨论过这个问题。一方面当把体和源连在一起，可以减少体效应，就是不会增大阈值电压。但是会增大源端到地的电容。另一方面，如果将体连接到高电位上，会增大阈值电压，但是可以增大共模输入范围（可以推导下共模输入范围的公式）。具体怎么接要看你的应用了。

rainheart

阈值电压增加是可以扩大共模输入上限，但是觉得用这种方法来扩大共模输入范围的做法有点玄，阈值电压有变化的会有很多麻烦的，大家都说说吧

juhao0122

wait for the profound explanation!