在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: shilixiang

输入差分对管衬底电位怎么连接好?

[复制链接]
发表于 2010-8-18 10:12:06 | 显示全部楼层
接S会有阱电容的。
发表于 2011-1-24 10:00:17 | 显示全部楼层
路过路过路过
发表于 2011-1-24 18:09:47 | 显示全部楼层
接source用单独的well,相对面积较大,但是对noise抑制较好;接VDD,如果是功率IC的话,VDD会有较大纹波,直接影响差分对的衬底电压,对敏感电路影响较大。
发表于 2011-1-24 18:11:41 | 显示全部楼层
共模范围也有变化
发表于 2011-1-24 22:01:28 | 显示全部楼层
衬底接VDD的话,VIN_MIN是降低了|Vthp|-|Vthp0|的量,可是同时VIN_MAX也减少了 |Vthp|-|Vthp0|的量,并没改变多少啊,是我理解错误吗?
发表于 2015-9-12 10:56:14 | 显示全部楼层




    我也是这么想的,共模输入范围只是下移,怎么扩大了呢???
发表于 2015-9-12 13:56:47 | 显示全部楼层


引用:原帖由 山豬 于 2009-5-29 08:43 发表 $ z5 Y% `* W$ @2 k$ U
When the body connent to source in p ...
hongmy 发表于 2009-6-3 01:18



减小非线性、增加PSR是怎么来的?
发表于 2018-9-19 12:29:54 | 显示全部楼层
涨知识涨知识
发表于 2019-3-1 17:07:44 | 显示全部楼层
回复 27# istart_2002


   ALLEN书P153,随着共源节点向正方向移动,衬底偏置增加,引起阈值电压增加,说明正的共模范围随着VT的增加而增加
发表于 2023-7-1 20:07:52 来自手机 | 显示全部楼层
学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-27 19:57 , Processed in 0.023227 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表