输入差分对管衬底电位怎么连接好？

dgylablab

好，谢谢

山豬

When the body connent to source in pmos, the vth will not have body effect, so vth is small.
When vth is small, vgs can use small vgs to control the pmos, vgs is small, vdast will small and the otuput swing will big.
When vth is small, input common mode voltage maybe small, it is based on your circuit design.

mpig

intercon

原帖由 山豬 于 2009-5-29 08:43 发表

                               
登录/注册后可看大图

When the body connent to source in pmos, the vth will not have body effect, so vth is small.
When vth is small, vgs can use small vgs to control the pmos, vgs is small, vdast will small and the otupu ...

GOOD

yangyuanwei

听了楼上解释，貌似明白了一点

su278

P应该接低电位！

widlarfan

Depends on your specification of op-amp. There are trade-off around the choice.

hongmy

引用:

原帖由 山豬 于 2009-5-29 08:43 发表

                               
登录/注册后可看大图

$ z5 Y% `* W$ @2 k$ U
When the body connent to source in pmos, the vth will not have body effect, so vth is small.# p* N9 w9 Z/ f) p
When vth is small, vgs can use small vgs to control the pmos, vgs is small, vdast will small and the otupu ...

GOOD

很奇怪，为什么用英文回答就没有人反对呢，而不加考虑的接受呢？

楼主的英文回答和前面朋友回答的观点刚好相反，为什么没有人争论呢？
When vth is small, vgs can use small vgs to control the pmos, vgs is small, vdast will small ,这段话逻辑好像有点绕人吧。
如果我们平时分析，都考虑简单模型的话，vdsat与vth的大小好像没有关系吧？虽然我们也确实希望vth小以增加VDD端共模范围，所以，我们也经常将差分对管放在亚阈值区（当然，这个还有其他一些目的）

我想前面朋友说：如果将衬底接在VDD的话，可以增加共模范围，主要由于背栅效应使Vth比较大，当共模到gnd rail时，Vth很大，共模可以比差分对管的漏端低一个Vth而增大了gnd rail端的共模范围，而当共模到另一端的时候，差分对管的source也上升，Vth并不比衬底直接接在S端大多少，所以这一端的损失不大，比较整个范围来看，共模范围有所增加。这也是有一定道理的。而且接在VDD，可以提高高频的CMRR，这就是前面朋友提到的寄生电容的问题了。
     但我们平时好像还是倾向于将差分对的衬底直接接在S端，这样可以增加CMRR(这次的增加主要来自匹配)、减小offset、减小非线性、增加PSR。

sh_0119

学到了很有用的知识，谢谢~

vastbug

我在cadence中仿真验证过的  以PMOS为输入管的时候  两种情况区别不是很大  但是受工艺条件影响

acrofox

主要是连到S端对改善PSRR和CMRR有利。