设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 从知网下载的用Verilog HDL进行设计的论文 ...
123
返回列表 发新帖
楼主: li727bo

从知网下载的用Verilog HDL进行设计的论文

[复制链接]
lingdukongjian
发表于 2010-5-8 10:27:09 | 显示全部楼层
我再顶
回复 支持 反对

举报

yzseu
发表于 2010-5-8 10:52:35 | 显示全部楼层
hehe  谢谢你
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

bruce2246
发表于 2010-7-29 11:17:31 | 显示全部楼层
为什么不打个包呢？
回复 支持 反对

举报

chun1chun
发表于 2011-3-21 16:06:23 | 显示全部楼层
非常多的资料~谢谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zwjiang
发表于 2011-8-26 14:50:37 | 显示全部楼层
学习，学习
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

iNostory
发表于 2018-1-10 14:17:29 | 显示全部楼层
回复 2# li727bo


   为何不打个包呢。。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 13:16 , Processed in 0.019262 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表