设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA设计中优化时序的原则与方法
12
返回列表 发新帖
楼主: wangee

FPGA设计中优化时序的原则与方法

[复制链接]
发表于 2010-12-5 05:09:11 | 显示全部楼层
nice site.
回复 支持 反对

使用道具 举报

发表于 2010-12-5 07:15:08 | 显示全部楼层
这块真难，好好学学。
回复 支持 反对

使用道具 举报

lixqing
发表于 2010-12-7 15:10:32 | 显示全部楼层
Thanks a lot.
回复 支持 反对

使用道具 举报

发表于 2011-11-14 07:13:21 | 显示全部楼层
duoxie fenxiang
回复 支持 反对

使用道具 举报

nikalew
发表于 2011-11-14 11:42:04 | 显示全部楼层
骗钱啊
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

rocsman
发表于 2011-11-19 10:50:17 | 显示全部楼层
etwetwet
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-11-20 13:30:29 | 显示全部楼层
下来看看。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

qpbcl3
发表于 2014-5-2 21:23:25 | 显示全部楼层
还行，不过有点简要，是论文
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 03:33 , Processed in 0.020815 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表