设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA设计中优化时序的原则与方法
12下一页
返回列表 发新帖
查看: 3751|回复: 17

FPGA设计中优化时序的原则与方法

[复制链接]
wangee
发表于 2009-5-8 21:28:51 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
PGA设计中优化时序的原则与方法
设计, 优化

FPGA设计中优化时序的原则与方法.pdf

327.46 KB, 下载次数: 125 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA设计中优化时序的原则与方法

相关帖子
回复

使用道具 举报

发表于 2009-5-18 09:28:39 | 显示全部楼层
好资料,就是有很多人做广告啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-6-2 15:35:33 | 显示全部楼层
看看是否能用
回复 支持 反对

使用道具 举报

hisshe
发表于 2009-6-2 17:39:58 | 显示全部楼层
看不了 发帖顶一下
回复 支持 反对

使用道具 举报

发表于 2009-6-2 21:46:11 | 显示全部楼层
111111111
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-6-3 08:43:39 | 显示全部楼层
挺有意思的一个问题 看看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-7-18 08:04:26 | 显示全部楼层
谢谢，收下了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

dadidyt
发表于 2009-7-19 23:18:22 | 显示全部楼层
挺有意思的
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-8-7 14:30:19 | 显示全部楼层
非常感谢，下来看看！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-12-4 21:22:43 | 显示全部楼层
DING~~~
回复 支持 反对

使用道具 举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-6 19:46 , Processed in 0.047498 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表