在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13431|回复: 20

关于LDO输出电容的问题

[复制链接]
发表于 2009-5-7 10:37:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠,有个关于LDO的问题一直困扰着我。
对于CAP-LESS的LDO,如果我们增加外部的输出电容以提升暂态响应,但是如果增大外部电容的话,会否使LDO得P2(负载极点)低频而导致系统不稳定?
感谢各位大侠给小弟答疑解惑啦。
发表于 2009-5-7 10:49:24 | 显示全部楼层
我觉得会
发表于 2009-5-7 11:16:46 | 显示全部楼层
LDO需要补偿啊
 楼主| 发表于 2009-5-7 11:24:34 | 显示全部楼层
楼上大侠,我说的是CAP-LESS的LDO呀,对于这种LDO,我们需要不需要增加外部大电容?如果负载时容性负载怎么办?
发表于 2009-5-7 12:32:00 | 显示全部楼层
你说的问题的确是个trade-off.
对于大的输出负载电容,output voltage variation during the load transient会得到改善,但是同时,因为non-dominant pole一般与gml/Cl成正比,需要补偿好的话,不可避免的需要消耗更大的静态电流
所以,在一般的研究中,一些advanced compensation topologies被应用,如
K N Leung, et al, A Capacitor-Free CMOS Low-Dropout Regulator With Damping-Factor-Control Frequency Compensation, JSSC'2003
S K Lau, et al,  A Low-Dropout Regulator for SoCWith Q-Reduction, JSSC'2007
LZ可以找这些文章来读一读。
 楼主| 发表于 2009-5-7 13:40:36 | 显示全部楼层
感谢楼上的解惑,我找些文章看看再和大家探讨。
发表于 2009-11-25 13:42:04 | 显示全部楼层
是啊,我也刚明白 像DFC等补偿原理 都是基于LDO输出级点为次级点的
而off-chip的输出电容则为uf级,为主极点,不能用miller电容等补偿方式。
发表于 2009-11-28 01:37:09 | 显示全部楼层
肯定会这样的,CAPLESS的LDO的负载极点为非主极点,增加电容值会使此极点向低频移动而逐渐接近低频处的主极点,从而不稳定。
发表于 2009-11-28 21:22:59 | 显示全部楼层
确实看看有没有引入一个零点的可能!!
发表于 2009-11-29 00:23:58 | 显示全部楼层
capless的比较难做,的确会有这样的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:25 , Processed in 0.030001 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表