cadence中完成版图后如何进行仿真？

tu_yjq123 · 发表于 2017-3-31 00:32:53

多谢。。。。

409云 · 发表于 2017-5-25 16:29:41

回复 8# happygrass

谢谢

adsun · 发表于 2017-5-27 13:36:06

一般来说两个工具用的比较多caliber和assura，都可以结合工艺厂的提取规则文件来进行版图提取，提取中你要规定是只提取寄生电阻和电容，还是只提取一种，一般来说高速电路需要提取寄生电阻和电容。另外，28nm一下的先进工艺提取时还要选择提取的工艺角，类似电容worst还是电阻worst，这需要结合测试结果和具体电路考虑