3374| 4
|
请问在仿真时如何同时启动verilog写的模块和c写的参考设计 |
发表于 2010-1-6 13:34:39
|
显示全部楼层
| |
|
|
发表于 2013-5-19 22:19:14
|
显示全部楼层
| ||