Synopsys已经宣布了SystemC是末路黄花

wolfzou · 发表于 2008-7-30 00:04:42

是BC不可行，难度太大,事实上三洋、Mentor都已经有从ESL到GDSII的工具了

charles520 · 发表于 2008-7-30 02:29:50

System Verilog 是对Verilog2005 的延伸，加了一些很实用功能，能够胜任design 和verification的所有流程。
同时，加入了类（class）的概念，看起来似乎有点朝 object oriented programing 发展的趋势了。

wolfzou · 发表于 2008-7-31 22:16:04

楼上说的很多，SV本身就是在verilog的语言增加了面向对象的功能
更加适合做验证，systemc更加适合做建模

leonqin · 发表于 2008-8-4 13:53:49

2004年的强帖啊,现在还在上面飘,现在sv很流行了吧

specmane · 发表于 2008-8-4 23:14:34

SystemC用来做验证估计是不行了，但是系统建模领域，SystemC的优势还是无可撼动的

leerg · 发表于 2008-11-17 09:06:34

末路？我觉得还谈不上

jackiexiuyi · 发表于 2008-11-17 10:18:08

恩，看看systemverilog

xjfl64 · 发表于 2011-4-15 20:36:47

可能性比较大

yannanfei.fpga · 发表于 2012-2-26 17:16:43

思想是关键，语言是工具！

daviehj · 发表于 2012-2-27 12:15:54

确实，身边用system C 的确实很少

站长推荐 /2