设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence creating a verilog netlist for a schematic
123下一页
返回列表 发新帖
楼主: wapoca

cadence creating a verilog netlist for a schematic

[复制链接]
发表于 2012-1-11 10:26:21 | 显示全部楼层
看起來不錯感謝分享
回复 支持 反对

使用道具 举报

cwpeng
发表于 2012-6-21 16:48:39 | 显示全部楼层
正好想學習這方面的知識，謝謝大大的分享。
回复 支持 反对

使用道具 举报

发表于 2012-6-21 17:16:01 | 显示全部楼层
爲什麽出來的.v格式不對呢
回复 支持 反对

使用道具 举报

发表于 2012-6-21 17:41:12 | 显示全部楼层
学习一下
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-10-30 19:32:47 | 显示全部楼层
try it tomorrow
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-10-31 19:31:53 | 显示全部楼层
帮了大忙，谢谢lz！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2013-4-15 10:52:01 | 显示全部楼层
先看看 谢谢了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2013-6-4 15:42:24 | 显示全部楼层
试试看，多谢lz
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2013-8-1 09:06:06 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2013-12-10 14:57:50 | 显示全部楼层
zhege是干什么的？
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 08:42 , Processed in 0.017078 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表