设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence creating a verilog netlist for a schematic

12 3 / 3 页下一页

返回列表发新帖

查看: 8145|回复: 27

cadence creating a verilog netlist for a schematic

发表于 2009-4-29 21:21:45 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

cadence creating a verilog netlist for a schematic
图文教程

75.24 KB, 下载次数: 289 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

使用道具举报

发表于 2009-5-11 12:56:41 | 显示全部楼层

支持一下。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-7-16 21:53:46 | 显示全部楼层

thanks a lot!

回复支持反对

使用道具举报

发表于 2010-7-16 22:24:20 | 显示全部楼层

Thanks

回复支持反对

使用道具举报

发表于 2011-3-2 17:22:54 | 显示全部楼层

xieeeeeeeeeeeeeeeeeee!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-3-3 21:53:12 | 显示全部楼层

xieeeeeeeee!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-9-21 20:58:59 | 显示全部楼层

帮了大忙，谢谢！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-10-11 15:14:09 | 显示全部楼层

谢谢楼主分享~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-12-15 14:08:00 | 显示全部楼层

xieeeeeeeeeeeeeeeeeeeeee

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-1-11 00:08:06 | 显示全部楼层

xian ding yi xia

回复支持反对

使用道具举报

12 3 / 3 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 04:08 , Processed in 0.020400 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表