在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4801|回复: 5

【求助】ISE的这个错误要怎么解决??

[复制链接]
发表于 2009-4-26 11:41:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
问题如下:
Loop has iterated 10000 times. Use "set -loop_iteration_limit XX" to iterate more.
这个问题要怎么解决???
发表于 2009-6-19 23:21:14 | 显示全部楼层
问题描述不清楚
无从了解
发表于 2009-6-29 14:57:56 | 显示全部楼层
You have to utilize another synthesis tool (e.g. Synplify). I have ever seen this problem because ISE could not expand some Verilog loop correctly.
发表于 2009-6-30 16:37:25 | 显示全部楼层
楼上正解!

XST不能识别一些loop语句,可以用synplify综合。

不过总之不建议用loop,for之类,无法通过Leda和nLint检查。
发表于 2009-7-1 23:33:24 | 显示全部楼层
LOOP不是不可综合的语句吗?
发表于 2009-7-2 13:09:51 | 显示全部楼层
for loop 是可以综合
是不是出现了组合反馈?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:22 , Processed in 0.022955 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表