在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6589|回复: 1

我觉得fpga/cpld 应该跟数字前端独立分开

[复制链接]
发表于 2009-4-23 11:45:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
似乎分两个版比较好, 毕竟 严格讲数字前端主要指 coding/synthesis/simulation/verification, FPGA/CPLD 只是其中可能用到的一个环节;而且做ASIC的人,对FPGA的用法跟做系统的人对FPGA的用法还是有很大差别的。
发表于 2009-7-4 15:16:38 | 显示全部楼层

看看

有看法,可以考虑,但我不赞同、1
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:30 , Processed in 0.016876 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表