|
发表于 2009-4-23 01:40:50
|
显示全部楼层
看一个PLL是否是Low jitter看的是absolute jitter, 不是jitter/period.
1% 是高要求还是低要求取决于PLL的输出frequency/period. 如果PLL frequency为100GHz, 1%就是0.1ps jitter, 很难达到.如果PLL frequency为100MHz, 1%就是100ps jitter, 很容易达到.
State-of-art 的PLL jitter 大概可以达到0.1ps这个级别. 当然,光谈jitter不谈power是没用的. 理论上, jitter can always be reduced by spending more power. |
|