DC PT 经典时序约束范例

cwg540 · 发表于 2009-4-17 16:26:29

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本约束是工程通过验证的
各个约束和CLOCK的关系都很清楚，大家在对照把各个约束的值去理解各个约束的意义...
我想看懂该约束之后对DC PT的时序约束一定会有很好的理解~！
为中国IC明天而奋斗终身~！

cwg540 · 发表于 2009-4-17 22:22:25

这里主要是经验值，很多同仁知道要设一些参数约束，但是不知道具体的数十多少... 比如 set_clock_latency 那么你先把set_clock_latency 搞清楚是什么意思？为什么要设置set_clock_latency ？那么你就在知道set_clock_latency 的值和clk周期的关系

dihero · 发表于 2009-4-18 01:34:55

谢谢，学习下

mooe1973 · 发表于 2009-4-26 09:53:38

学习学习

buttern · 发表于 2009-5-8 18:42:44

xiexie

davisleey · 发表于 2009-5-12 12:33:26

学习学习

mouchenjie · 发表于 2009-5-25 11:35:11

thanks!

sjingf · 发表于 2009-5-25 15:19:54

学习学习

qingx_j · 发表于 2009-5-27 09:09:02

感谢分享

freedomlz · 发表于 2009-6-5 20:30:48

谢谢

DC PT 经典时序约束范例

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

学习学习

ganxie

站长推荐 /2