在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
楼主: hawkwgp

急!请熟悉cadence AMS的大侠帮忙看看这个问题,先谢谢了!

[复制链接]
发表于 2016-3-8 23:06:42 | 显示全部楼层
受教了
发表于 2016-4-7 22:40:19 | 显示全部楼层
回复 46# wll0411


   请问如何修改?
发表于 2016-4-14 10:15:38 | 显示全部楼层
太厉害了,学习
发表于 2017-9-26 09:39:20 | 显示全部楼层
回复 6# pkmanabc


   thanks
发表于 2017-12-22 11:15:27 | 显示全部楼层
看看~~~~~~~
发表于 2018-10-31 15:35:15 | 显示全部楼层
hawkwgp 請問一下,最後這個問題有決解方法嗎?  希望您可以提供一下,感謝
发表于 2018-11-19 13:33:07 | 显示全部楼层
楼主第一次做混合仿真请问有什么资料推荐吗
发表于 2020-6-21 12:44:14 | 显示全部楼层
学习了
发表于 2022-5-19 15:35:04 | 显示全部楼层
能分享一下软件链接么
发表于 2022-5-20 09:18:33 | 显示全部楼层


zouyufeng 发表于 2014-7-2 21:15
这个问题一般和逻辑模块有关系,有时仿真器会这么认为

我一般的处理方式是把数字的逻辑反过来设计,就没有 ...


请问反过来设计是什么意思?

我现在也碰到相同的问题,top是一个数字的top和一个模拟的top,单独看数字内部的信号都没问题,但是到了顶层,数字模块的输出就全是0。表面看是connect rule的问题,但是,我选了rule的啊,实在不知道啥情况了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 09:56 , Processed in 0.028919 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表