急！请熟悉cadence AMS的大侠帮忙看看这个问题，先谢谢了！

1357852347 · 发表于 2016-3-8 23:06:42

受教了

eleven111aaa · 发表于 2016-4-7 22:40:19

回复 46# wll0411

请问如何修改？

zcfsx4146 · 发表于 2016-4-14 10:15:38

太厉害了，学习

eaglesmiling · 发表于 2017-9-26 09:39:20

回复 6# pkmanabc

thanks

zsyzwdza · 发表于 2017-12-22 11:15:27

看看~~~~~~~

warrenlin · 发表于 2018-10-31 15:35:15

hawkwgp 請問一下，最後這個問題有決解方法嗎? 希望您可以提供一下，感謝

free_zhang · 发表于 2018-11-19 13:33:07

楼主第一次做混合仿真请问有什么资料推荐吗

paji · 发表于 2020-6-21 12:44:14

学习了

cq20 · 发表于 2022-5-19 15:35:04

能分享一下软件链接么

lp3474 · 发表于 2022-5-20 09:18:33

zouyufeng 发表于 2014-7-2 21:15
这个问题一般和逻辑模块有关系，有时仿真器会这么认为

我一般的处理方式是把数字的逻辑反过来设计，就没有 ...

请问反过来设计是什么意思？

我现在也碰到相同的问题，top是一个数字的top和一个模拟的top，单独看数字内部的信号都没问题，但是到了顶层，数字模块的输出就全是0。表面看是connect rule的问题，但是，我选了rule的啊，实在不知道啥情况了

站长推荐 /2