求助：regulator的噪声

sillier

采用了bandgap的输出作为regulator的参考，
bandgap的power net和regulator的power net是同一条。
当regulator的输出有一些电流负载的时候，power net的电压会下降。
结果bandgap的输出跟随power net的电压也下降，造成了regulator的参考点变动。
最后反映的就是regulator输出电压变化比较大~

想问下大家做regulator的时候，怎么确保bandgap的电压不变呢？

PS：如果说bandgap的PSRR不够，我觉得不大可能。关键是regulator负载在trans很大的时候power net电压下降比较大，bandgap回到正常值的时间比较大，如果这时regulator负载又出现大电流，bandgap就一直回不去正常值。

hdqkwr

这应该是你的power net的Bonding pad 和 wire的电感太大了吧，
根据V=L*di/dt,快速变化的电流会在电感上有比较大的压降。你在
Design的时侯就应该考虑到这个问题，想办法的减少这个电感值，
比如说，将几个bonding pad并联起来。同时，你的circuit也需要
把这个电感加进去仿真。

sillier

嗯，谢谢，提供了另一种思路
我在仿真中加入了电感也仿真不出那么大的repple

我现在比较倾向是phase margin的问题，因为我看到一旦有大电流在regulator output，后面即使撤掉，也能看见bandgap和regulator周期的三角波，觉得有一定条件触发这种状态。

钢丝上的蜗牛

讨论很精辟