在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4572|回复: 25

freescale verilog hdl code style

[复制链接]
发表于 2009-4-8 13:18:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Verilog HDL Coding
--- Semiconductor Reuse Standard

非常好的代码规范

FreescaleVerilog.pdf

344.73 KB, 下载次数: 133 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-4-15 18:18:25 | 显示全部楼层
謝謝了....
发表于 2009-4-30 11:30:14 | 显示全部楼层
Verilog HDL Coding Guidelines
发表于 2009-5-3 21:34:13 | 显示全部楼层
看看咋样
发表于 2009-5-4 10:25:06 | 显示全部楼层
have a look
发表于 2009-5-26 18:15:34 | 显示全部楼层

get it

get it, thanks
发表于 2009-5-27 08:59:23 | 显示全部楼层

ganxie

学习学习再学习
发表于 2010-1-7 03:32:13 | 显示全部楼层
thanks!
发表于 2010-1-14 12:53:21 | 显示全部楼层
thanks for sharing
发表于 2010-1-29 14:12:41 | 显示全部楼层
非常好,多交流
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 23:11 , Processed in 0.022506 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表