EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › 利用FPGA实现浮点运算的verilog代码

1 ... 7 8 9 10 11 12 13 1415 / 15 页

楼主: MEMS_dream

利用FPGA实现浮点运算的verilog代码

[复制链接]

gengbao

发表于 2015-12-1 15:28:30 | 显示全部楼层

顶顶顶

回复支持反对

在路上。。。

发表于 2016-3-29 21:18:00 | 显示全部楼层

好东西啊

EETOP创芯人才网简历投递入口

回复支持反对

zhaofpga

发表于 2016-9-5 20:38:38 | 显示全部楼层

6666666666666

回复支持反对

xinzhengcheng

发表于 2016-12-13 10:14:10 | 显示全部楼层

谢谢楼主。

回复支持反对

surveillant

发表于 2017-1-5 19:25:29 | 显示全部楼层

xie xie

EETOP创芯人才网简历投递入口

回复支持反对

zhangjunxf

发表于 2017-1-7 16:16:55 | 显示全部楼层

谢谢楼主哈。。。好东东

EETOP创芯人才网职位发布入口

回复支持反对

haikuo

发表于 2017-10-30 15:29:30 | 显示全部楼层

不错不错很好很好

EETOP创芯人才网简历投递入口

回复支持反对

HowieSuen

发表于 2017-12-14 16:41:49 | 显示全部楼层

谢谢大佬

EETOP创芯人才网职位发布入口

回复支持反对

nico0811

发表于 2018-8-23 21:38:38 | 显示全部楼层

good，3x

EETOP创芯人才网简历投递入口

回复支持反对

1 ... 7 8 9 10 11 12 13 1415 / 15 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-6 09:38 , Processed in 0.019885 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

利用FPGA实现浮点运算的verilog代码

站长推荐 /1