在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 30805|回复: 148

利用FPGA实现浮点运算的verilog代码

[复制链接]
发表于 2009-4-5 22:38:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
利用FPGA实现浮点运算的verilog代码,非常有用的!
呵呵!

利用FPGA实现浮点运算的verilog代码.rar

127.1 KB, 下载次数: 1045 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-4-18 23:14:56 | 显示全部楼层
good good
发表于 2009-4-27 19:07:07 | 显示全部楼层
谢谢楼主哈。。。好东东
发表于 2009-4-27 21:21:55 | 显示全部楼层

xiazai

kankan youmeiyou yong
发表于 2009-4-27 21:27:13 | 显示全部楼层
Thanks a lot !!!!!!!!!!!!!!!!!!!!!
发表于 2009-4-28 15:46:37 | 显示全部楼层
dao chu zhao d  dongxi ,zai zhe li
发表于 2009-4-28 17:43:01 | 显示全部楼层
很好的資料,感謝大大無私的分享。
发表于 2009-4-28 17:59:20 | 显示全部楼层
Kan Kan
tks for share
hope it's verilog only
no black box
发表于 2009-6-27 13:49:03 | 显示全部楼层
hui fu yige
发表于 2009-6-27 14:22:26 | 显示全部楼层
dddddddddddddddd
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 03:42 , Processed in 0.027877 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表