设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 菜鸟感言
123
返回列表 发新帖
楼主: cyr_hongfeng

菜鸟感言

[复制链接]
leadwellfine
发表于 2009-10-3 10:53:37 | 显示全部楼层
出于就业考虑，先学verilog吧，国内企业基本不用VHDL作逻辑设计，当然有些IP是用VHDL写的，多学些。
套用一句老话，世间本没有路，学得多了，自然有了路。
回复 支持 反对

举报

yuanpin318
发表于 2009-10-3 11:21:31 | 显示全部楼层
verilog is same as vhdl
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 14:05 , Processed in 0.014186 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表