在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10225|回复: 3

关于Verilog 编程的一些问题 及 ISE 使用的问题,请高手帮忙回答

[复制链接]
发表于 2009-3-12 22:40:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,
   我 最近在写一个Project时,对输出的数据做一个移位循环,但是我从Modelsim 中来看,输出的数据并没有做移位循环,我想问下,可不可以对定义的数据同时做移位处理,谢谢

   另外,本人在用Schematc 完成结构描述后,进行仿真出现错误,错误表明的是Schematic 中使用的元件在仿真库中没有,想请问下,这个该怎么解决,谢谢
头像被屏蔽
发表于 2009-3-13 10:05:48 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-6-20 00:49:34 | 显示全部楼层
应该是library 还没
compile
发表于 2009-6-20 08:11:44 | 显示全部楼层
先在Modelsim下编译仿真库
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 00:23 , Processed in 0.031264 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表